PATENT ABSTRACTS OF JAPAN

(11) Publication number: 04083371 A

(43) Date of publication of application: 17.03.92

(51) Int. CI

H01L 25/065

H01L 25/07

H01L 25/16

H01L 25/18

H01L 27/00

(21) Application number: 02196230

(22) Date of filing: 26.07.90

(71) Applicant:

TOSHIBA CORP

(72) Inventor:

MATSUNAGA JUNICHI

(54) SEMICONDUCTOR DEVICE


(57) Abstract:

PURPOSE: To perform high integration, high speed and high performance by providing a second type board having a function for connecting a plurality of first type boards each having independent system function therebetween, and incorporating a semiconductor element or a sensor together with wirings in the second type board.

CONSTITUTION: A wafer containing silicon as a main content is, for example, used as a mounting board 1 of a second type board. The silicon wafer is used to accurately form an element, wirings 3 or a sensor by using a normal silicon technology. O ions are implanted in a high concentration in the silicon board 13, heat treated to form an SiO2 film 2 in the board, and a silicon layer 11 is provided on a surface layer. The layer 11 is made of single crystal, a diffused region is suitably formed therein, a gate insulating film, a polysilicon gate electrode, etc., are formed thereon, and a semiconductor device such as a memory, etc., is formed. A CPU, a memory, etc., are formed on the second type board, and are used for a high class microcomputer with a display for visualizing a calculated result, a

logic output to be output, on display means such as a liquid crystal display, etc., formed on the first type board.

COPYRIGHT: (C)1992,JPO&Japio



. ⑫ 公 開 特 許 公 報 (A) 平4-83371

⑤Int. Cl. ⁵

識別記号

庁内整理番号

❸公開 平成4年(1992)3月17日

H 01 L 25/065 25/07 25/16 25/18

A 7638-4M

301 B

7514-4M 7638-4M

338-4M H 01 L 25/08

В

審査請求 未請求 請求項の数 4 (全6頁)

会発明の名称 半導体装置

27/00

②特 願 平2-196230

20出 願 平2(1990)7月26日

個発明者 松永

準 一

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

勿出 願 人 株 式 会 社 東 芝

神奈川県川崎市幸区堀川町72番地

四代 理 人 弁理士 猪股 祥晃 外1名

明 年 七

1. 発明の名称

半郡体装口

2. 特許論求の範囲

① 独立したシステム 松能を有する 複数の第 1 種基板と、この第1 種基板間を互いに接続させる 級能を有する第2 種基板と を備え、全体としてシステム 級能を有する 半球体 数図において、前配 第2 種基板は、配照とともに半導体素子もしくは センサを具備していることを特徴とする半導体数 位。

② 節求項1に記録の半導体装置を複数倒数 口し、これらを互いに接続させる機能を有する第 3 粒基板を有する半導体装置。

四 前配第2 勧基板は、半期体基板上に絶像 膜を介して形成された半期体層に前配半期体素子 もしくはセンサが形成されたひを特徴とする前求 項1に記娘の半辺体装置。

④ か記第2 登益板に陰理集積回路を形成し、 前記第1 登益板に前記) 理 級 和 回路 の 出力 を 表示 する表示手段を形成したびを特徴とする節求項1 に記娘の半海体装包。

3. 発明の詳細な説明

〔発明の目的〕

(産禁上の利用分野)

本発明は、半導体装置、とくに、それぞれシステム機能を有する値段の基板を組合せた大規模に段積された半導体装置に関するものである。

(従来の技術)

近年、半部体装位(デバイス)の発達は目覚ましく、特に、シリコン基板を用いた半部体デバイスの高袋欲化、高磁能化には著しいしいのがある。これらは、有名な「畑小則」のルールに従って、おおよそ3年毎に0.6~0.7倍の畑小中で半事体系子および配線の寸法を憩小化して必要される半部体素子の致も、おおよそ3年年に気積される半部体素子の致も、およそ3年年に人名であれば、記憶客量が4倍に、管理デバイスであれば、認憶客量が4倍に、管理デバイスであれば、

関時に、メモリのアクセス選度や資理資料速度も、 関償に高速化してきた。

しかしながら、現在のところ、大規模なシステムを1チップに負取してしまうほどには、まだ、加工技質が取していない。また、将来をみても、これまで周口に追殴してきた加工レベルが、今後、 は化してくることも十分引えられる。そこで、 過常、 半辺体チップを何々にパッケージに実装した ほ品を1枚のプリント 芸板を改枚 ほねて、 大規模システムを实現してきた。

しかしながら、このような方法では、

①システムが改枚のプリント 芸板で 仰成されるため、システムサイズが大型になる。

②改枚のプリント基板の間を配線で接続するため、 配感の抵抗 R、 キャパシタンス C、 インダクタン ス L 成分が存在、 信号波形の変化、 すなわち、 信 号の伝ばん遅延やレベル変効がおこり、 システム の高空性、 信気性を劣化させる。

③改枚のプリントお板の間を配想で披続するため、

部品点改が増加し、工程数も増えるなど、完成工期の長期化、コストの増大、信原性の低下を招き 長い。

などの欠点がある。

また、ウェハ・スケール・インテグレーションという手法がある。その1つの手法として、1枚のシリコン・ウェハに複数の半導体デバイスを焼をさせる配換も焼き付けて大規模システムをウェハ・サイズで実現させようという試み(これをモノリシックな手法という)がなされている。その例は、B.R.Elmer, W.E.Tchon, A.J.Denboer, R.Fronner, S.Kohyama, K.Hirabayashi, and I.Nojina," Fault Tolerant 92160 Bit Multiphase CCD Memory", 1877 IEEE Internatinal Solid-State Circuits Conference (ISSCC), Digest of Technical Papers, pp. 116-117, Fed. 1977. の釣文の中に配成されている。

しかし、この母合でも、

① 1 枚のシリコン・ウェハに独立した協能を有する半切体デバイスが焼き付けられるため、それらのうち、1 つでも不良の場合、シリコン・ウェハ全体が不良となる。従って、譲造歩留りが感くなり、促造コストが上がる。

②①の対策として、冗長性をもたせた回路を導入 する方法も既に提案されているが、本質的に①の 欠点を保険するものではない。

などの間回がある。

に示されている。

さらに、改전の良品シリコン・チップを1枚のシリコン・ウェハに実践してなる、ハイブリッドなアプローチも提及されている。その例は、M. I wabuchi, K. Ogiue, K. Nakanura, S. Nakagani, S. I sonura, S. Kuroda, and S. Kawashina, "A 7 ns 128 K Multichip ECL RAM-with-Logic Module", ISSCC 87, Digest of Technical Papers, pp. 226-227, Fed. 1987.

このシリコン・ウェハ上にシリコン・チップを、

例えば、ハンダ・パンプで実装したハイブリッド な方法においても、

①この場合、突装基板であるシリコン・ウェハでは、 配機のみが揺画されているのみであるため、 将来、システム全体の信号伝数速度が飛躍的に大きくなったとき、 スキュー対策などで配線の引き 回しなどに制的がてでくる可能性がある。 そのと も、 殴計の自由度を確保するため、半導体素子も この突装基板上に形成する必要が起こり得る。

②将来の高速化時代に対応して、実装基板上に配 線以外に、半脚体素子をも製造する場合、高速化 のため、バルク・シリコンより高速性能が期待で きる。いわゆるSOI報遊の基板を用いる。

② 特来の高速化時代に対応して、シリコンより高 速の森子設造が可能な化合物半部体ウェハを使用 する可能性がある。

②将来の実装基板では、多機能化、特にディスプレー 似能を持たせることが必要となってくるが、シリコン・ウェハ基板では大型パネルを製作するには 切約があり、他の基板材料が必要となってく

る.

⑤また、将来の超高速化時代に対応して発烧問処 を回辺しなければならない。このため、突装基板 は放急しやすいものでなければならない。

などの観題が将来のシステムの超高適化、多優能 化、小型化に向けて解決されなければならないと いった問題がある。

届する方法・ウェハ・スケール・インテグレーション、ハイブリッドなウェハ・スケール・インテグレーション等の手法には、一長一短あり、高気粒化、高遠度化、高線能化された半導体装回を促造する手段としては不十分であった。

本発明は、上記写的によってなされたものであり、新規な标道によって、高負敬化、高速度化、高級能化された半導体装回を提供することを目的としている。

(発明の幻成)

(似盛を解決するための手段)

本発明は、第1の発明は、独立したシステム 級能を有する初数の第1粒数を、この第1粒数 板間を互いに披放させる松能を有する第2粒数板 をほえ、全体としてシステム松能を有する半辺体 数望に関するものであり、前配第2粒数板は、配 なとともに半辺体素子もしくはセンサを具質して いることを特徴としている。また、第2の発明は、 上記半球体数質を複数個成型し、これらを互いに 接続する機能を有する第3粒数板を有することに

(発明が解決しようとする側題)

以上述べたように、半導体装置の高袋飲化、高速度化、高機能化を求めて機細化が進んでいても、今後機細化技術に限界が来ることは近い将来考えられることである。また、大規模袋鞭手段として従来から知られている複数のブリント板を執

特徴がある。第1粒結板には、たとえば、シリコンなどの安価で技術として記立している半辺体チップを用いる。第2粒板は、シリコンな体の以体半辺体もしくはGaAsなどの化合物半辺体ののなが、ガラス な板、ガラス な板を はいた とした のないない 大き でいる。 第2粒板の 我面には、半辺体を はいからる SOI(Silicon on Insulator) なを はいる。 半辺体 活性 倒 はを が が 成 された 半辺体 活性 倒 域を でいる。 半辺体 活性 倒 切っている。 となば 単 結 品 シリコン を 有 している。 半辺体 活性 似 リコン 関係 は、 たとえば、公知の SIMOX

(Separation by Implanted Oxygen) 法によって形成される。

(作用)

本発明は、従来のウェハ・スケール・インテ グレーション技術の原恩、特にハイブリッドな手 法によるウェハ・スケール・インテグレーション 技物の回恩を解決するための手段として、主に、 位役の半超体チップの実験母体となる基板に対し て、改良がなされたものである。

すなわち、紅弦の半導体チップの高速性を十分 に生かすため、それらのチップが突装される基板 上に配線とともに半導体券子をも配包しようとい うもので、かつ、それらの嵡子が高速性を磁保で さるように、或いは、配似の負債度を高めるため、 突装益板そのものを特別のものとする。例えば、 突装基板が半導体ウェハにすれば、特別の投影図 光装回を用いれば配線や半町体源子のパターンを **扇阜に娘を付けることができる。さらに、その半** ひ体ウェハが、例えば、いわゆる、SOI 辞造の、 **追以膜上に半避体成膜が設けられたものであれば、** その上に形成される半辺体表子や配換に寄生する 容丘を小さくすることができる。このことは、あ る半灯体チップから足数や半辺体素子を通って他 の半芯体チップへ倡号が伝達される地合、その信 号伝版の高速化を実現させる上で非常に有利であ る。また、SOT基板のシリコン厚が、例えば50

no程度の数い穀膜SOI基板であれば、さらに高 波の半辺体表子を製作することができる。SOI **柗造の公知例の一つとしてSIMOR基板がある。** SIMOX格造は、シリコン基板に部分的に酸化 領域(SiO。)などの絶称性領域を形成し、設面 またはその一部を活性領域として利用する方法で ある。イオン注入によりウェハの表面下数ミクロ ン程度の深さに酸素イオンを高級度に打ち込み、 1000 ℃程度のアニーリングを施して埋込み酸化膜 (SiO』) を形成してSOI艀造としたものであ る。強奏の代わりに窒素を用いることもある。そ の占合は、アニーリング温度は1200℃程度となる。 また、通常のシリコン基板でも、その基板上に設 けられた絶像腹に多結晶シリコン膜を堆積させ、 その膜上に、例えば、NチャネルMOSFETの ような半郎体素子を設けると、約100 cm2/V, sec のキャリア移助度のものが得られる。

さらに、高速性を追求するには、実装基板はシ リコンよりも化合物半導体ウェハがよい。例えば、 GaAsウェハを実装基板として、半導体チップを

半遊体報子の高遠化が期待できる。

(実施例)

実施例 1

以下、図を珍照して、本発明の一突筋例を説明 する。第1 図と第2 図は本発明の半導体装置の斜 視図とそのA内の拡大したB-B'部分の要部所面 図である。

オンを高設度に注入し熱処理することにより拡板中にSiO。以12を形成し、表層部にシリコン以11を設ける。

。このシリコン月11に半導体楽子、例えば、MO SFET31を形成する。シリコン層11は単結晶で あり、この中に拡徴領域を盗宜形成し、その上に ゲート焙以膜、ポリシリコンゲートは板などを形 成してメモリなどの半導体デバイスを形成する。 MOSFETを寝聴シリコンのSIMOX基板1 上に設けるとMOSPET下のシリコン層がすべ て空乏化するためキャリア移助度が厚膜時より高 くなる。つまり、高速の半導体素子が形成される。 この半遺体強子 (MOSFET) 31の気板からア ルミなどの配線32を引き出す。この配線局32と実 装される半導体チップ2とが接続される。接続の 方法は、第2図で示す機に、ハンダ・パンプ法で 行われる。半導体チップ2のパッド(図示せず) 上に設けられたハンダ・バンプによって、実装基 板のSIMORウェハ上の配線32パッド部と位置 合せして接続する。第2図で示した半辺体素子は、

特に、バイポーラ素子など発為を起こし思いものは半辺体チップ2の中に形成しておくよりも、 実装基板1上に形成する方が好ましい。すなわち、 チップ内に形成すべき半導体素子を第2粒基板に 移すことも可能である。

図では実装払板1にSIMOXウェハを使用したが、シリコンウェハや化合物半取体例えば
GaAsウェハでもよい。特に、GaAsなど化合物
半取体ウェハを用いた場合、光デバイスも減作で
きるため、半取体チップのQ気的接続を光で行う、
光配級が可能となる。これは、配際間の結合容量
がないため、干渉がなく、配換としては好ましい。
とくに、GaAsの第2種基板にシリコンチップを
構成した場合の両者間の配域によい。

さらに、実装拡板に、石英板やガラス板を用い ることができる。

この場合、これらの基板上の大部分の半辺体活性倒域には、例えば、TFTのような光口変換素子を硬作し、半辺体チップを周辺に実装することになる。画数処理などの最能を持つ半導体チップ。

MOSFETのみならず、バイポーラ素子でもよ い。また、NチャネルMOSFETとPチャネル MOSFETから成るCMOS回路表子でもよい。 さらに、バイポーラとこのCMOSから母成され る、いわゆる BiCMOS何略妻子でもよい。ま た、国路表子があらかじめ基本論理を解成したセ ル単位で複数個配置された、いわゆるゲート・ア レイやプログラマブル・ロジック・アレイでもよ い。これらの半導体素子は半辺体チップ2を実装 基板1に実装する前に製作してもよいし、実装後 に疑作してもよい。但し、実装後の場合は、禁工 程に制限が加わるため、低温プロセスが必要とな る。一般的には、半心体素子は実装前に製作して おき、配版のみ実装後に形成する。この様にして、 第2粒基板に釣理回路を主とするCPUやメモリ 一等を形成しておき、これから出力される計算結 果や跨理出力等を第1粒基板に形成した液晶ディ スプレーやプラズマディスプレー等の表示手段で 可視化した様なディスプレー付高級マイコン等に 利用する。

この符合にも、 数駅 S O I 基板の 构造となるので、 半事体 辞子の 高速化も可能となり、 高速 関係 処理のできる、 ディスプレイ付システムが提供で をる。

突施例 2

この突施例では、実装基板として第3種基板を用い、この基板に実施例1に示した半導体装置を複数搭成によって、その数額化と多級能化は、実施例1よりさらに向上をの数化と多級能化は、実施例1よりでも良いでも良いが、その初級の半導体装置とする半導体チップを互いに異なる。第3種基板は、第2種基板のように、半導体容額を有し、配線と共に奏子機能を有する

[発明の効果]

本発明は、以上のように、接続機能を有する 第2粒基板に半醇体溶子やセンサなど機能性を与 えたので機細化の限界を越えて高級積化が可能に なると同時に高速化、多級能化などが落しく逸む。 4. 図面の簡単な説明

第1図は本発明の一実施例における半導体装 図の斜視図、第2図は第1図に示した半導体装団 の部分Aを拡大したB-B/部分の断面図である。

1… 第2粒基板(シリコンウェハ)、

2…第1粒基板(半取体チップ)、


3 …半耶体素子および配炼、11…シリコン数層、

12…シリコン酸化膜、 13…シリコン、

21…チップ本体、 22…接続用バンプ、

31 ··· M O S F E T 、 32 ··· 配線.

代理人 弁理士 猪 股 祥 晃 (ほか1名)



【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第2区分

【発行日】平成11年(1999)2月12日

【公開番号】特開平4-83371

【公開日】平成4年(1992)3月17日

【年通号数】公開特許公報4-834

【出願番号】特願平2-196230

【国際特許分類第6版】

H01L 25/065 25/07 25/16 25/18

(FI)

H01L 25/08 B 25/16 A

予報措正書(自発)

学成9年7月24日

特許疗長官 股

1. 事件の金泉

特職平2-198280号

- 2. 飛幅の名称
- 半導体致量
- 3、桐正七寸る世

(301)券式台址 東芝

4. 代理人

₹105

東京毎遊区北ノ門1-15-7

TG115ビル 潜放特許事務所内

电路 3501-6058

(8733)弁理士 瑜 股 祥 晃



- 5、 独正の21
- (1) 羽島寺の仲許請求の韓國の書
- (2) 明報者の発明の詳細な説明の値
- 6、被正の内容
- (1) 明显者の仲許論求の範囲を別紙の辺り訂正する。
- (2) 明朝書館8頁第13日~第18日「本是明は、・・・を仲敬としている。」も次のように訂正する。

「本規明は、第1の発明は、独立したシステム議録を有する複数の第1報書板 と、<u>これら物性の第1税当項が同一定因上に支収され、</u>この第1報基契約を互い に<u>製取付に</u>物業的せる機能を有する所2被基板とを含え、全体としてシステム機 総を有する半導体機器において、割配第2報基板は、配轄とともに単導体常子も しくはセンチを具備していることを物限としている。」

_ u ±

(別 氏)

2、特許請求の箱源

- (1) 独立したシステム機能を有する収散の第1報路板と、<u>これら複数の第1 観算収が同一室配上に内轄され、</u>この第1報路板間を互いに<u>電気的に</u>映映させる 機能を存する第2額基収とを備え、全体としてシステム機能を有する半等体験能 において、解配第2額基収は、配線とともに半導体素子もしくはセンサを具備し ていることを登録とする半導体機能。
- (2) 贈求項1に記載の半等体整理を複数價載量し、これらを互いに協能させる機能を有する単3を経収を育する単導体機関。
- (3) 育記第2種基板は、単導体素製上に能離減を介して形成された単端体質 に育記単導体第子もしくはセンサが形成された事を特徴とする前末項1に配数の 単導体数理。
- (4) 育記第2権基ី版に設理集教団路を形成し、資配第1程等版に前記論理集 教団路の由力を表示する表示学及を形成した事を存後とする論案項1に記載の事 等体施量。